 | |
| Partenaires : rencontre - vendre un bien immobilier | |
2.0_ Schéma synoptique de l'architecture d'un Intel 386.
2.1_ L'unité d'anticipation Prefetcher.
2.2_ L'unité de pagination Paging Unit et Segmentation unit.
2.3_ L'unité d'interface bus Bus Control.
2.4_ L'unité de décodage Decode and sequencing et Instruction Decoder.
2.5_ L'unité de contrôle.
2.6_ L'unité de test de protection Protection Test Unit.
2.7_ Les registres.
2.8_ L'unité Arithmétique et logique ALU.
2.9_ L'unité de Contrôle.
3.1 Composants de bases, Gravure, Fréquence, CICS, RISC, Cache, pipeline.
3.2 Le concept de pipeline.
3.2.1 Description des 5 étages du pipeline du i486 et du Pentium
3.3 L'architecture superscalaire, cas du Pentium.
3.3.1 Pipeline et Superscalaire
3.3.2 Shéma synoptique du Pentium
3.3.3 Le bus d'adresses
3.3.4 Le cache intégré de niveau 1 = L1
3.3.5 L'unité de calcul
3.3.6 Fréquence et tension d'alimentation du CPU
4.1 SIMD - Single Instruction Multiple Data.
4.2 Schéma synoptique du Pentium MMX.
4.3 Structure du pipeline du Pentium MMX.
5.1.1 Le Pentium Pro
5.1.2 Prédiction de branchement et exécution spéculative.
5.2 Schéma synoptique du Pentium Pro.
5.3 Comparaison d'architecture entre le Pentium et le Pentium Pro.
6.1 Le Pentium II et l'architecture D.I.B.
6.2 Evolution des caractéristiques avec le Pentium II Xéon.
6.2.1 Bus de mémoire cache de niveau 2 à 400 ou 450 Mhz
6.2.2 Architecture à deux bus indépendants
6.2.3 Bus système à 100 MHz
6.2.4 Bus système à transactions indépendantes
6.2.5 Mémoire cache de niveau 2 à correction d'erreurs
6.2.6 Mode multiprocesseur symétrique SMP
6.2.7 Exécution dynamique
6.2.8 Prédiction de branchements multiples
6.2.9 Analyse du flux de données
6.2.10 Exécution spéculative
6.3 Fonctions d'administration évoluées du Pentium II Xéon.
6.3.1 Capteur thermique
6.3.2 Détection et correction des erreurs (ECC)
6.3.3 Contrôle fonctionnel des redondances
6.3.4 Bus d'administration du système
8.6.1 La famille des Celerons pour Mobile.
8.7 Famille des Pentiums III et Pentiums III Xeon.
8.7.1 La famille des Pentiums III Ultra Low Voltage, Low Voltage et Mobile.
8.8 Famille des Pentiums IV et Pentiums IV Xeon.
8.9 Famille des Itaniums 64 bits.
9.6.1 Famille des AMD K6-2.
9.6.2 Famille des AMD K6-2E et AMD K6-2E+.
9.7 Famille des AMD K6-III et AMD K6-IIIE+.
9.8 Famille des AMD Duron.
9.9 Famille des AMD Athlon.
9.10 Famille des AMD Athlon XP.
10.1.1 Performances des Pentiums
10.1.2 Performances des Pentiums Pro
10.1.3 Performances des Pentiums II
10.2 Performances des processeurs Cyrix.
10.3 Performances des processeurs AMD.
12.1 PGA = Pin Grid Array
12.2 PQFP = Plastic Quad Flat Pack
12.3 SQFP = Shrink Quad Flat Pack
12.4 TQFP = Thin Quad Flat Pack
12.5 PBGA = Plastic Ball Grid Array
12.5.1 Plastic Ball Grid Array 1
12.5.2 Plastic Ball Grid Array 2
12.6 SPGA = Ceramic Staggered Pin Grid Array
12.7 PPGA = Plastic Staggered Pin Grid Array
12.8 HL-PBGA = Thermally Enhanced, Plastic Ball Grid Array
12.9 SECC = Single Edge Contact Cartridge
12.9.1 SEC Slot1 = Single Edge Contact Cartridge
12.9.2 SEC Slot2 = Single Edge Contact Cartridge
12.10 SEC = Single Edge Contact
12.11 SECC2 OLGA et PLGA = Single Edge Contact Cartridge
12.12 FC-PGA = Pin Grid Array
12.12.1 Support FC-PGA1
12.12.2 Support FC-PGA2
12.12.3 Différence entre FC-PGA1 et FC-PGA2
12.13 PAC418 = 418 Pin Array Cartridge
12.13.1 PAC418 Dessus
12.13.2 PAC418 Dessous
